LTSSM – Configuration

Configuration.Linkwidth.Start

一些简写:

link# : link number
lane# : lane number

Downstream port 处于该状态时

如果 LinkUp 等于 0b 或者 LTSSM 没有初始化链路宽度的 upconfiguration, 发射机在所有 active Downstream lane 发送 TS1 (link# 和 lane# 都为 PAD)
如果 upconfigure_capable 设置为 1b, 并且 LTSSM 没有初始化链路宽度的 upconfiguration, 从进入 Recovery 以来, 在检测到从 Electrical Idle 退出后, 则发射机在每条 inactive lane 发送 TS1 (link# 特定, lane# 为 PAD), 在此状态，随后收到两个连续的 TS1OS，其中 link# 和 Lane# 都为 PAD。
- 如果此状态是从 Polling 跳转过来, 则在 Detect 状态检测到 Receiver 的 lane 都认为是 active lane
- 如果此状态时从 Recovery 跳转过来, 前一次 Configuration 状态配置过的 link 上的任意一条 lane 都认为是 active lane
- TS1 中数据标识符必须是所有 port 支持的速度, 包括不打算适用的
如果 LinkUp 是 1b, 并且 LTSSM 初始化了链路宽度的 upconfiguration, 在当前 active lanes,最初传输 TS1, 并且 link# 和 lane# 都为 PAD, inactive lanes 也倾向于激活, 从进入 Recovery 以来, 这些 lane 检测到从 Electrical Idle 退出, 并且收到 2 个连续的 TS1, 其中 link# 为特定值, lane# 为 PAD。
当每条传输 TS1OS 的 lane 收到 2 个连续的 TS1OS (其中 link# 和 lane# 都是 PAD) 或者进入此状态 1 ms 超时后, LTSSM 发送 TS1OS, 其中 link# 为选定的值, lane# 为 PAD。
- note : 没收到 2 个连续 link# 和 lane# 都是 PAD 的 TS1OS 前, Downstream Port LTSSM 发送的 TS1OS 中 link# 和 lane# 都是 PAD
- 在激活 inactive lane 后, 发射机必须等到 TX 共模电压稳定才可以退出 Electrical Idle, 然后在传输 TS1OS
- 如果一组 lane 可以形成唯一的 link, 那么每条 link 的 link# 必须不同。比如 : 比如 Downstream Port 支持 x8, 接了 2 个 x4 的设备, Downstream Port 在其中 4 条 lane 发送 link# 为 N, lane# 为 PAD 的 TS1, 在另外 4 条 lane 发送 link# 为 N+1, lane# 为 PAD 的 TS1
- 如果知道接了几个设备呢, Downstream Port 可以在所有 lane 上都发送 link# 相同的 TS1OS, 看接收到的 TS1OS 中 link# 是否都与发出去的一致, 或者 Downstream 在不同 lane 上发送不同 link# 不同的 TS1OS(如 lane0 上 link# 为 0, lane1 上 link# 为 1…), 看接收到的 TS1OS 中 link# 来决定有几组 link, 如果每条 lane 上收到的 link# 都一样, 则只接了一个设备, 如果 link# 有 2 中, 则接了 2 个设备, 以此类推.

Downstream port 状态跳转

Upstream port 处于该状态时

在所有 active Upstream lanes, 发射机发送 TS1OS, 其中 link# 和 lane# 为 PAD
发射机会启动 inactive lane 以提高链路宽度, 如果 upconfigure_capable 设置为 1b, 从进入 Recovery 以来, 每条 inactive lane 都检测到退出 EI, 随后接受到 2 个连续的 TS1OS, 其中 link# 和 lane# 为 PAD
- 如果此状态是从 Polling 状态跳转而来, 在 Detect 状态检测到 Receiver 的任意一条 lane 都会被认为 active lane
- 如果此状态是从 Recovery 状态跳转而来, 在前一次 Configuration.Complete 状态配置过的 lane 都认为是 active lane
如果任何一条 lane 接收到 2 个连续的 TS1OS, 其中每条 lane 上 link# 不同且不为 PAD, lane# 为 PAD, 则选择一个 link#, 在所有检测到接收机和接收到 2 个连续 TS1OS 的所有 lane 上发射 TS1OS, 其中 link# 为选定的一个, lane# 为 PAD, 剩下在 Detect 状态检测到接收机的 lane (可能不能接收到 2 个连续的 TS)发送 link# 和 lane# 都是 PAD 的 TS1OS
如果此状态是从 Recovery 状态跳转而来, 并且不是由于 LTSSM 超时跳转, 如果发射机打算自动改变链路宽度, 在 Configuration 状态, 发射机必须设置 TS1OS 中的 Autonomous Change(Symbol 4 bit[6]) 为 1b
TS1OS 中的速度标识符(Symbol 4)是 port 支持的所有速度, 包括它不打算适用的
note : spec 建议当 link 中的某些 lane 接受了错误的 TS1OS 或者 128b/130b 编码下丢失块锁定 (Block Alignment), 对跳转到 Configuration.Linkwidth.Accept 的条件做更多评估, 以免过早的配置了链路宽度造成可能比实际的小. 当使用 8b/10b 编码时, 多检查 2 个或者更多的 TS1OS, 当使用 128b/130b 编码时, 多检查 34 个或者更多的 TS1OS, 但是不能超过 1 ms.
激活任何 inactive lane 之后, 发射机在退出 Electrical Idle 后, 必须等到 TX 共模电压稳定后才可以发送 TS1OS
可选, 如果 LinkUp 为 0 并且支持可选的 crosslinks 模式, 所有在 Detect 状态检测到接收机的 Upstream lane 首先要发送 16 – 32个 TS1OS, 其中 link# 和 lane# 都是 PAD. 在发送完之后, 如果任意一条 Upstream lane 首先收到 2 个连续的 TS1OS, 且 link# 和 lane# 为 PAD, 那么:
- 发射机会持续发送 link# 和 lane# 都是 PAD 的 TS1OS
- 如果任何 lane 收到 2 个连续的 TS1OS, 其中 link# 不同与 PAD, lane# 为 PAD, 在检测到接收机并且也接收到 2 个连续的 TS1OS 的所有 lane 发送特定 link# 和 lane# 为 PAD 的 TS1OS. 剩下在 Detect 状态检测到接收机的 lane 发送 link# 和 lane# 都是 PAD 的 TS1OS

Upstream port 状态跳转

Configuration.Linkwidth.Accept

Downstream port 处于该状态时

非 PAD 的 lane# 必须从 0 到 n-1 连续编号, 分配给接收到相同 link# 的 lane, 没有接收到 TS1OS 的 Downstream lanes 不得打断可以形成最宽 link 的序列, 剩下的 lane 必须传输 link# 和 lane# 都是 PAD 的 TS1OS.
note : spec 建议当 link 中的某些 lane 接受了错误的 TS1OS 或者 128b/130b 编码下丢失块锁定 (Block Alignment), 对跳转到 Configuration.Linkwidth.Accept 的条件做更多评估, 以免过早的配置了链路宽度造成可能比实际的小. 当使用 8b/10b 编码时, 多检查 2 个或者更多的 TS1OS, 当使用 128b/130b 编码时, 多检查 34 个或者更多的 TS1OS, 但是不能超过 1 ms
如果下列所有条件都满足, 则将变量 use_modified_TS1_TS2_Ordered_Set 设为 1
- LinkUp = 0b
- 从进入 Polling 状态以来, 在 Polling 和 Configuration 状态传输的 TS1OS 和 TS2OS 中, Symbol 5 bit[7:6] (Enhanced Link Behavior Control ) 为 11b (支持 Modified TS1/TS2 Ordered Set)
- 从 Polling.Configuration 状态跳转到 Configuration 状态时, 目前配置的 link 上所有 lane 都收到 8 个连续的 TS2OS, 其中 Symbol 5 bit[7:6] (Enhanced Link Behavior Configuration) 为 11b (支持 Modified TS1/TS2 Ordered Set), 且 Symbol 4 bit[5] (支持 32.0 GT/s)要为 1b